# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-308262

(43) Date of publication of application: 02.11.2001

(51)Int.CI.

H01L 25/065 H01L 25/07 H01L 25/18

H01L 23/12

(21)Application number: 2000-125579

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.04.2000

(72)Inventor: KONDO TAKASHI

**BANDO KOJI** SHIBATA JUN


NARUTAKI KAZUKO

## (54) RESIN-SEALED BGA TYPE SEMICONDUCTOR DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To avoid an electrical contact of a wire and a chip, and to avoid the invasion of a filler.

SOLUTION: After having assembled a first chip 3 on a substrate 2, a wire 3a end of the first chip 3 is covered and the second chip 6 is die bonded so as not to produce space within the die bonding between the first chip 3 and a second chip 6.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

### **CLAIMS**

## [Claim(s)]

[Claim 1] The resin seal BGA mold semiconductor device characterized by applying the glue line for fixing so that space may not be produced for the wire which contains two or more chips in piles on the above—mentioned substrate, and by which the whole was connected to the lower chip in the wrap resin seal BGA mold semiconductor device by closure resin between the chip of a bonnet and the lower part, and a upside chip while laying the substrate on the ball.

[Claim 2] The resin seal BGA mold semiconductor device according to claim 1 characterized by preparing an insulating tape between the glue line for fixing, and a upside chip.

### [Translation done.]

## \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### DETAILED DESCRIPTION

# [Detailed Description of the Invention]

[0001]

[Field of the Invention] In order that this invention may contain two or more chips to high density, it lays the 2nd chip on the 1st chip, and relates to the resin seal BGA (Ball Grided Array) mold semiconductor device which lost the space between stacks (laminating).

[0002]

[Description of the Prior Art] <u>Drawing 5</u> is the sectional view showing the conventional resin seal BGA mold semiconductor device, and is set to drawing. The substrate with which 11 was laid in the ball and 12 was laid on the ball 11, the 1st chip with which 13 was laid on the substrate 12, The 2nd chip with which 14 was laid on the 1st chip 13, the wire by which 13a and 14a were connected to the 1st chip 13 and the 2nd chip 14, respectively, and 15 are wrap closure resin about the whole. Thus, two chips with which chip sizes differ are mounted in piles, and as it includes in one package, it constitutes.

[0003]

[Problem(s) to be Solved by the Invention] Since the conventional resin seal BGA mold semiconductor

device was constituted as mentioned above, in the case of the stack mold, it had the trouble that the wire of the 1st chip and electric contact of the 2nd chip arose. Moreover, there was also a trouble that the damage to the 1st chip by trespass of the filler blended into the closure resin to the space produced between the 1st chip and the 2nd chip arose.

[0004] By making this invention in order to cancel the above troubles, avoiding the damage to the 1st chip by electric contact for a wire and a chip, and trespass of a filler, and mounting two or more chips of the almost same size in the same package in piles, it is the same and the appearance of a package aims more than at doubling a function.

## [0005]

[Means for Solving the Problem] The resin seal BGA mold semiconductor device concerning claim 1 of this invention contains two or more chips in piles on a substrate, and it is a wrap thing by closure resin about the whole, and it applies the glue line for fixing so that space may not be produced for the wire connected to the lower chip between the chip of a bonnet and the lower part, and a upside chip, while it lays a substrate on a ball.

[0006] The resin seal BGA mold semiconductor device concerning claim 2 of this invention prepares an insulating tape between the glue line for fixing, and a upside chip.
[0007]

[Embodiment of the Invention] One operation gestalt of this invention is explained based on drawing below gestalt 1. of operation. <u>Drawing 1</u> is the sectional view showing the resin seal BGA mold semiconductor device by the gestalt 1 of implementation of this invention, and is set to drawing. The substrate with which 1 was laid in the ball and 2 was laid on the ball 1, the 1st chip with which 3 was laid through the bridging 4 on the substrate 2, The 2nd chip with which 5 was prepared for the exaggerated coat layer of a chip and 6 through the glue line 7 for immobilization which consists of die bond resin, the wire by which 3a and 6a were connected to the 1st chip 3 and the 2nd chip 6, respectively, and 8 are wrap closure resin about the whole.

[0008] After assembling the 1st chip 3, the die bond resin of sufficient amount to lose space between a bonnet and the 1st chip 3, and the 2nd chip 6 is applied for wire 3a of the 1st chip 3. And while fixing the 2nd chip 6 after the 1st chip 3 and enabling it to avoid wire 3a of the 1st chip 3, and electric contact of the 2nd chip 6, it enables it to prevent that closure resin trespasses upon the space of the 1st chip 3 and the 2nd chip 6.

[0009] Offer of the multifunctional semiconductor device which contained two or more chips of the thereby almost same size is possible. Moreover, offer of the resin seal BGA (Ball Grided Array) mold semiconductor device of the stack mold which has very high dependability was attained from failure of the 1st chip 3 under the effect of a filler being avoidable by having prevented that closure resin invaded between the 1st chip 3 and the 2nd chip 6.

[0010] The amplification side elevation in which <u>drawing 2</u> shows the adhesion end-face part of the 1st chip 3 and the 2nd chip 6, and <u>drawing 3</u> are drawings showing the relation between the amount of retreat of a glue line 7, and a poor relative incidence rate, and L is [ a control area and B of the amount of retreat of a glue line 7 and A ] the defect incidence rates of practical level in drawing. Although a problem is not accepted for some retreat at all on dependability as the die bond resin which fixes the 2nd chip 6 to the 1st chip 3 is substantially shown in a detail at <u>drawing 3</u>, the amount L of retreat should be desirably held down to 0.5mm or less.

[0011] Gestalt 2. drawing 4 of operation is the sectional view showing the resin seal BGA mold semiconductor device by the gestalt 2 of implementation of this invention, in drawing, an insulating tape 9 is inserted into the glue line 7 for fixing, die bond of the 2nd chip 6 is carried out to it, and, thereby, the 1st chip 3 repeated up and down and the 2nd chip 6 can prevent contacting electrically so that wire 3a of the 1st chip 3 may be covered. However, since it is difficult to prevent trespass of the closure resin illustrated previously in this case, it is necessary to make quite thick thickness of the glue line 7 for fixing.

[0012] Moreover, the close relation to the size of the filler in the closure resin used has the thickness of the glue line 7 for fixing, and it is confirmed in the experiment that the gap G in <u>drawing 2</u> is the value with about 2 practical times of filler size. Although filler size is so advantageous that it is small on dependability, the manufacturing cost of closure resin becomes high and becomes less practical [ size ]. [0013]

[Effect of the Invention] While laying a substrate on a ball according to the resin seal BGA mold semiconductor device concerning claim 1 of this invention Since the glue line for fixing was applied so that space might not be produced for the wire which contained two or more chips in piles on the substrate, is a wrap thing by closure resin and was connected to the lower chip in the whole between the chip of a bonnet and the lower part, and a upside chip While electric contact on a chip and a wire is avoidable, it can prevent that closure resin trespasses upon the space during a chip.

[0014] According to the resin seal BGA mold semiconductor device concerning claim 2 of this invention, since the insulating tape was prepared between the glue line for fixing, and the upside chip, it can prevent that chips contact electrically.

## [Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the sectional view showing the resin seal BGA mold semiconductor device by the gestalt 1 of implementation of this invention.

[Drawing 2] It is the amplification side elevation showing the resin seal BGA mold semiconductor device by the gestalt 1 of implementation of this invention.

[Drawing 3] It is drawing showing the relation between the amount of retreat, and a defect incidence rate.

[Drawing 4] It is the sectional view showing the resin seal BGA mold semiconductor device by the gestalt 2 of implementation of this invention.

[Drawing 5] It is the sectional view showing the conventional resin seal BGA mold semiconductor device. [Description of Notations]

1 A ball, 2 3 A substrate, 6 A chip, 8 Closure resin, 9 Insulating tape.

## [Translation done.]

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-308262 (P2001-308262A)

(43)公開日 平成13年11月2日(2001.11.2)

(51) Int.Cl.7	識別記号	₱ FI		テーマコード(参考)
H01L	25/065	H01L	25/08	В
	25/07		23/12	L
	25/18		•	
	23/12			

## 審査請求 未請求 請求項の数2 OL (全 3 頁)

(21)出願番号	特顧2000-125579(P2000-125579)	(71)出願人	000006013
(21) 山殿田 勺	12573(12500 12575)	(П) Даму	三菱電機株式会社
(22)出願日	平成12年4月26日(2000.4.26)		東京都千代田区丸の内二丁目2番3号
		(72)発明者	近藤隆
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	板東 晃司
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(74)代理人	100064676
			弁理士 村上 博 (外2名)


最終頁に続く

## (54) 【発明の名称】 樹脂封止BGA型半導体装置

## (57) 【要約】

【課題】 ワイヤとチップとの電気的接触、及びフィラの侵入を回避することを目的とする。

【解決手段】 第1のチップ3を基板2に組立てた後、第1のチップ3のワイヤ3a端を覆い、かつ第1のチップ3と第2のチップ6のダイボンド間に空間を生じないように第2のチップ6をダイボンディングする。



### 【特許請求の範囲】

【請求項1】 ボール上に基板を載置するとともに、上記基板上に複数のチップを重ねて収納し、全体を封止樹脂で覆う樹脂封止BGA型半導体装置において、下部のチップに接続されたワイヤを覆い、かつ下部のチップと上部のチップの間に空間を生じないように固着用接着層を塗布したことを特徴とする樹脂封止BGA型半導体装置。

【請求項2】 固着用接着層と上部のチップとの間に絶縁テープを設けたことを特徴とする請求項1記載の樹脂封止BGA型半導体装置。

### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】この発明は、複数のチップを 高密度に収納するため、第1のチップ上に第2のチップ を載置し、スタック(積層)間の空間をなくすようにし た樹脂封止BGA(Ball Grided Arra y)型半導体装置に関するものである。

### [0002]

【従来の技術】図5は従来の樹脂封止BGA型半導体装 20 置を示す断面図であり、図において、11はボール、1 2はボール11上に載置された基板、13は基板12上に載置された第1のチップ、14は第1のチップ13上に載置された第2のチップ、13a,14aはそれぞれ第1のチップ13,第2のチップ14にそれぞれ接続されたワイヤ、15は全体を覆う封止樹脂である。このようにして、チップサイズの異なる2つのチップを重ねて実装し、1つのパッケージに組み込むようにして構成するものである。

### [0003]

【発明が解決しようとする課題】従来の樹脂封止BGA型半導体装置は以上のように構成されているので、スタック型の場合、第1のチップのワイヤと第2のチップの電気的接触が生じるという問題点があった。又、第1のチップと第2のチップ間に生じた空間への封止樹脂中に配合されたフィラの侵入による第1のチップへのダメージが生じるという問題点もあった。

【0004】この発明は上記のような問題点を解消するためになされたものであり、ワイヤとチップとの電気的接触、及びフィラの侵入による第1のチップへのダメージを回避し、同一パッケージにほぼ同一のサイズのチップを複数個重ねて実装することにより、パッケージの外形は同じで機能を2倍以上にすることを目的とする。

### [0005]

【課題を解決するための手段】この発明の請求項1に係る樹脂封止BGA型半導体装置は、ボール上に基板を載置するとともに、基板上に複数のチップを重ねて収納し、全体を封止樹脂で覆うものであって、下部のチップに接続されたワイヤを覆い、かつ下部のチップと上部のチップの間に空間を生じないように固着用接着層を塗布 50

2

したものである。

【0006】この発明の請求項2に係る樹脂封止BGA型半導体装置は、固着用接着層と上部のチップとの間に 絶縁テープを設けたものである。

### [0007]

【発明の実施の形態】実施の形態1.以下、この発明の一実施形態を図に基づいて説明する。図1はこの発明の実施の形態1による樹脂封止BGA型半導体装置を示す断面図であり、図において、1はボール、2はボール1上に載置された基板、3は基板2上に固定材4を介して載置された第1のチップ、5はチップのオーバコート層、6はダイボンド樹脂からなる固定用接着層7を介して設けられた第2のチップ、3a,6aはそれぞれ第1のチップ3,第2のチップ6に接続されたワイヤ、8は全体を覆う封止樹脂である。

【0008】第1のチップ3を組立てた後、第1のチップ3のワイヤ3aを覆い、かつ第1のチップ3と第2チップ6の間に空間をなくするに十分な量のダイボンド樹脂を塗布する。そして第2のチップ6を第1のチップ3のワイヤ3aと第2のチップ6の電気的接触を回避できるようにするとともに、第1のチップ3と第2のチップ6との空間に封止樹脂が侵入することを防止できるようにする。

【0009】これにより、ほぼ同一のサイズのチップを複数個収納した多機能の半導体装置の提供が可能である。また、第1のチップ3と第2のチップ6の間に封止樹脂が侵入することを防止したことで、フィラの影響による第1のチップ3の故障を回避できることから、極めて高い信頼性を有する、スタック型の樹脂封止BGA(Ball Grided Array)型半導体装置

の提供が可能となった。

【0010】図2は第1のチップ3と第2チップ6との接着端面部分を示す拡大側面図、図3は接着層7の後退量と相対的不良発生率との関係を示す図であり、図において、Lは接着層7の後退量、Aはコントロール領域、Bは実用的なレベルの不良発生率である。第2のチップ6を第1のチップ3に固定するダイボンド樹脂は、実質的に図3に詳細に示すように、多少の後退は信頼性上何ら問題は認められないが、望ましくは後退量Lは、0.5mm以下に抑えるべきである。

【0011】実施の形態2.図4はこの発明の実施の形態2による樹脂封止BGA型半導体装置を示す断面図であり、図において、第1のチップ3のワイヤ3aを覆うように、固着用接着層7に、絶縁テープ9をはさんで、第2のチップ6をダイボンドするものであり、これにより、上下に重ねた第1のチップ3と第2のチップ6が電気的に接触することを防止できる。ただし、この場合は、先に例示した封止樹脂の侵入を防止することが難しいので、固着用接着層7の厚さは、かなり厚くする必要がある。

(3)

3

【0012】又、固着用接着層7の厚さは、使用される 封止樹脂中のフィラのサイズと深い関係があり、実験で は図2におけるギャップGは、フィラサイズの2倍程度 が実用的な値であることが確かめられている。フィラサ イズは小さい程、信頼性上有利であるが、封止樹脂の製 造コストが高くなり、実用的でなくなる。

### [0013]

【発明の効果】この発明の請求項1に係る樹脂封止BG A型半導体装置によれば、ボール上に基板を載置するとともに、基板上に複数のチップを重ねて収納し、全体を 10 封止樹脂で覆うものであって、下部のチップに接続されたワイヤを覆い、かつ下部のチップと上部のチップの間に空間を生じないように固着用接着層を塗布したので、チップとワイヤとの電気的接触を回避できるとともに、チップ間の空間に封止樹脂が侵入するのを防止することができる。

【0014】この発明の請求項2に係る樹脂封止BGA

型半導体装置によれば、固着用接着層と上部のチップと の間に絶縁テープを設けたので、チップ同士が電気的に 接触することを防止することができる。

### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による樹脂封止BGA型半導体装置を示す断面図である。

【図2】 この発明の実施の形態1による樹脂封止BGA型半導体装置を示す拡大側面図である。


【図3】 後退量と不良発生率との関係を示す図である。

【図4】 この発明の実施の形態2による樹脂封止BG A型半導体装置を示す断面図である。

【図5】 従来の樹脂封止BGA型半導体装置を示す断面図である。

### 【符号の説明】

1 ボール、2 基板、3,6 チップ、8 封止樹脂、9 絶縁テープ。



フロントページの続き

## (72) 発明者 柴田 潤

東京都千代田区丸の内二丁目 2 番 3 号 三 菱電機株式会社内

### (72) 発明者 鳴瀧 和子

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内